栏目分类
联系我们
电话:13501741707
传真:021-24206350
邮箱:info@eegle.com.cn
咨询QQ:   
微信:Cadence技术支持
 
解决方案 >> 技术文档
专家讲坛 | Cadence 17.2 建库攻略(一)
[发布日期:2018-2-9 11:51:41]
在17.2版本中,Allegro Pad Designer已经被完全改版了,全新的界面包含了建立特殊PAD的选项,这些选项按照建库的流程从左到右的排列。
PSpice快速添加子电路模型容差参数
[发布日期:2017-12-14 9:55:08]
PSpice 17.2新功能在PSpice AA中开始支持快速全局添加各种模型参数的全局容差
PSpice快速添加器件模型和全局参数容差
[发布日期:2017-12-14 9:51:51]
PSpice 17.2新功能在PSpice AA中开始支持快速全局添加各种模型参数的全局容差
如何在Allegro Design Entry CIS 16.6输出ISCF格式的报告
[发布日期:2017-11-13 11:25:31]
问:Allegro Design Entry CIS 16.6哪里输出ISCF格式的报告?答:当然可以
Sigrity 2017新功能(二)
[发布日期:2017-11-13 11:17:35]
Cadence发布了其仿真产品Sigrity的新版本 — Sigrity 2017 ,带来了多项新的仿真功能
Skill小技巧——Allegro和CAM350的交互
[发布日期:2017-11-13 11:02:28]
CadenceAllegro平台的一个重要特性就是可定制化。提供了一个开放的基于对象的程序语言Skill,进行二次开发。利用其本身提供的接口函数和SKILL语言完成自动化操作的功能。
Cadence Constraint Manager约束规则基本设置
[发布日期:2017-10-30 15:37:15]
在PCB设计中规则设置是必不可少的,它也可以被称为DRC检查规则,用来确定电路板的走线规则是否符合
PCB中背钻工艺
[发布日期:2017-10-30 13:28:15]
背钻技术可以去掉孔壁stub带来的寄生电容效应,保证信道链路中过孔处的阻抗与走线具有一致性,减少信号反射,从而改善信号质量。
平铺跨平面间隙线段的走线
[发布日期:2017-10-27 16:37:23]
当今设计信号传输速率越来越高,为了避免信号完整性问题,基本的要求就是PCB走线时要避免走线跨在plane
如何在Allegro Design Entry CIS 16.6输出ISCF格式的报告
[发布日期:2017-10-27 16:29:15]
问:Allegro Design Entry CIS 16.6哪里输出ISCF格式的报告?
102 个方案  首页 上一页 下一页 尾页 页次:8/11页  10个方案/页 转到:
版权所有:上海翼甲信息科技有限公司   
联系电话:13501741707 邮箱:info@eegle.com.cn 沪ICP备15013223号-1