栏目分类
联系我们
电话:4007-188-616
传真:021-24206350
邮箱:info@eegle.com.cn
咨询QQ:   
微信:Cadence技术支持
 
Sigrity XcitePI-Extraction
全芯片PDN及带电源耦合的I/O分布式电路模型提取
   全芯片PDN及带电源耦合的I/O分布式电路模型能帮助用户进行芯片级或者芯片/封装/板级电源完整性和Power-aware的信号完整性协同分析。Cadence Allegro™ Sigrity™ XcitePI™-Extraction技术即提供了芯片片上寄生参数建模的完整解决方案,它对GDSII或者LEF/DEF格式的芯片数据文件进行电磁场仿真,并产生完整包含信号、电源及地网络耦合效应的全分布式PDN及带电源耦合的I/O电路SPICE模型。该模型可与芯片封装和PCB模型级联在一起进行完整的芯片-封装-板级全系统电源完整性和信号完整性分析。

   XcitePI™-Extraction还提供用户完整的片上PDN及信号布线电气性能分析检测及显示功能,包括片上去耦位置、BUMP、PAD及电源地网格等位置变化对电源性能影响的分析,以及信号布线的RLC寄生参数及插损、回损分析,从而帮助设计人员避免设计后段所面临的过设计、重复设计等问题。

主要功能

• 提取全芯片PDN网络的分布式SPICE电路模型,进行芯片-封装-PCB的系统级电源完整性仿真分析
• 提取高速串行、并行总线的带电源地耦合的片上信号网络寄生参数SPICE电路模型,进行芯片-封装-PCB的系统级Power-aware信号完整性仿真分析
• 支持MCP模型互连协议,方便片上寄生参数模型与封装及IBIS模型互连
• 支持2.5D/3D IC芯片结构(如TSV)模型提取,全芯片模型包含TSV结构寄生参数
• 对潜在的芯片性能热点区域进行可视化显示

评估和验证片上去耦电容的放置和实现方案

• 对片上去耦、BUMP、PAD及过孔大小位置等参数进行假定(What-if)分析

优势

• 对包括TSV在内的芯片片上布线寄生参数和电路行为进行精确的分布式建模
• 对电源地网格和I/O信号互连布线之间的互感、互容寄生参数进行精确高效的提取
• 能产生包含数千个管脚的真正分布式的芯片压缩电路模型,以最大化反映芯片电路行为的分布式特性
• 支持快速的假定分析来评估设计性能是否满足设计指标
• 采用模型降阶(Model Reduction)技术最大化压缩电路模型文件大小
• 简单易用,在芯片设计不同阶段,即使布线没有最终完成,也可用于评估和仿真分析
上一页: 芯片封装解决方案 IC Packaging
下一页: Sigrity XtractIM
版权所有:上海翼甲信息科技有限公司   
地址:上海松江区叶榭镇浦亭路2164室  联系电话:4007-188-616 邮箱:info@eegle.com.cn