栏目分类
联系我们
电话:13501741707
传真:021-24206350
邮箱:info@eegle.com.cn
咨询QQ:   
微信:Cadence技术支持
 
解决方案 >>
在Allegro® SPB 17.4中如何通过复用模块提高布局效率
[发布日期:2021-11-26 15:48:04]
复用模块(Reuse Module)是布局中可以重复应用的部分,可以应用在相同的设计上,也可以应用在存在类似电路的不同设计上。Allegro SPB 17.4 QIR3版本在复用模块和在动态铜箔和GPU图形计算上持续强化效能。
PSpice 17.4 的魅力
[发布日期:2021-11-12 18:14:29]
Cadence® PSpice® 原理图仿真工具是Cadence PCB设计产品系列中非常重要的一个组成。PSpice仿真技术为仿真和PCB设计提供统一的设计环境。设计团队可以在确保精度的情况下提高速度,自动最大化电路的性能,其SPICE仿真技术结合了业界领先的本地模拟和混合信号引擎,提供完整的电路仿真和验证解决方案,满足项目整个设计周期中不断变化的仿真需求。
一个好的原理图设计工具对硬件工程师的重要性!
[发布日期:2021-9-24 11:50:10]
电路设计考验的是硬件工程师的设计基本功,即对一些硬件器件的理解以及灵活应用,Allegro System Capture系统支持工程师在早期设计阶段识别和预防部件故障,并设计出不会现场发生故障的可靠电路。
探索PSpice for TI 17.4
[发布日期:2021-9-15 15:55:28]
PSpice和TI器件是双向升级的。PSpice for TI是基于PSpice最新版本17.4专门为TI器件定制的特别版本。与普通版本的PSpice不同,全新定制版更加注重TI现有产品库的相关性能,无需客户手动更新便可直接调用TI相关器件。
实例分析 I 如何进行设计规则检查
[发布日期:2021-8-31 11:24:36]
OrCA PCB Designer软件可以在设计过程中实时发现任何潜在的制造错误,确保产品性能符合预期,顺利生产。
从原理图设计到PCB生产测试流程的注意事项
[发布日期:2021-8-5 15:55:21]
无论项目大小,在项目周期中,硬件工程师要有主人翁态度,要时刻注意开发设计过程中的各个细节,要细心,要有责任心。
实例分析 I 如何进行设计规则检查
[发布日期:2021-8-4 17:22:24]
OrCAD PCB Designer软件可以在设计过程中实时发现任何潜在的制造错误,确保产品性能符合预期,顺利生产。
技术博客 I HDI 布线的挑战和技巧
[发布日期:2021-6-25 17:46:20]
Allegro® PCB Designer能够通过智能网络系统、DRC和简单的生产文件,是一款合适的模拟HDI PCB软件,也能使您的Layout 挑战迎刃而解!
行业洞察 I 一文了解车载以太网及其设计
[发布日期:2021-6-4 14:01:00]
使用 Sigrity SystemSI 仿真可以在无需制作实物样板的情况下,对输出下降、功率谱密度、抖动、时钟频率、失真和回波损耗进行特性分析。
技术干货 I 如何在IC封装设计中告别锐角问题?
[发布日期:2021-5-21 10:46:38]
Cadence Allegro® Package Designer Plus Silicon Layout Option 17.4 版本为大家讲解自动修复锐角的操作方法,这些解决办法可以帮您省去几个小时的繁琐工作。
114 个方案  首页 上一页 下一页 尾页 页次:1/12页  10个方案/页 转到:
版权所有:上海翼甲信息科技有限公司   
联系电话:13501741707 邮箱:info@eegle.com.cn 沪ICP备15013223号-1