栏目分类
联系我们
电话:13501741707
传真:021-34906335
邮箱:info@eegle.com.cn
咨询QQ:   
微信:Cadence技术支持
 
解决方案 >> 技术文档
如何在Allegro Design Entry CIS 16.6输出ISCF格式的报告
[发布日期:2017-11-13 11:25:31]
问:Allegro Design Entry CIS 16.6哪里输出ISCF格式的报告?答:当然可以
Sigrity 2017新功能(二)
[发布日期:2017-11-13 11:17:35]
Cadence发布了其仿真产品Sigrity的新版本 — Sigrity 2017 ,带来了多项新的仿真功能
Skill小技巧——Allegro和CAM350的交互
[发布日期:2017-11-13 11:02:28]
CadenceAllegro平台的一个重要特性就是可定制化。提供了一个开放的基于对象的程序语言Skill,进行二次开发。利用其本身提供的接口函数和SKILL语言完成自动化操作的功能。
Cadence Constraint Manager约束规则基本设置
[发布日期:2017-10-30 15:37:15]
在PCB设计中规则设置是必不可少的,它也可以被称为DRC检查规则,用来确定电路板的走线规则是否符合
PCB中背钻工艺
[发布日期:2017-10-30 13:28:15]
背钻技术可以去掉孔壁stub带来的寄生电容效应,保证信道链路中过孔处的阻抗与走线具有一致性,减少信号反射,从而改善信号质量。
平铺跨平面间隙线段的走线
[发布日期:2017-10-27 16:37:23]
当今设计信号传输速率越来越高,为了避免信号完整性问题,最基本的要求就是PCB走线时要避免走线跨在plane
如何在Allegro Design Entry CIS 16.6输出ISCF格式的报告
[发布日期:2017-10-27 16:29:15]
问:Allegro Design Entry CIS 16.6哪里输出ISCF格式的报告?
联网协同设计-Harmony Team Design
[发布日期:2017-10-27 16:23:25]
Cadence最新版本17.2放出大招,为PCB设计推出了联网设计功能,称为HarmonyTeam Desi
S参数在Cadence Allegro SigXplorer仿真应用
[发布日期:2017-10-27 16:13:39]
种类丰富的高级功能使得电子工程师能够非常容易地探索、优化和解决电气性能相关的问题,不管是在设计周期的哪个阶段。通过约束驱动的设计流程,这种独特的环境提高了一次性成功的可能性,降低了最终产品的总成本。
HSpice模型在Cadence SigXplorer仿真环境的应用
[发布日期:2017-10-27 15:37:54]
如何在Cadence Allegro SI仿真环境中,调用Hspice模型?
29 个方案  首页 上一页 下一页 尾页 页次:1/3页  10个方案/页 转到:
版权所有:上海翼甲信息科技有限公司   
地址:上海市宜山路1888号205室   联系电话:021-34906336 4007-188-616 邮箱:info@eegle.com.cn