| 联系我们 |
|
| 电话：13501741707 |
| 传真：021-24206350 |
| 邮箱：info@eegle.com.cn |
咨询QQ：  |
| 微信：Cadence技术支持 |
|
|
|
| 案例展示 >>
SIP 版图设计
|
|  Cadence SIP 射频电路处理方案 | | [发布日期：2015-5-11 16:52:28] | | 射频电路的SIP设计需要在整体方案上特别考虑，需要处理射频走线，需要对腔体功能支持，需要考虑埋入式无源器件和参数化单元，需要支持ADS及HFSS接口仿真，需要具有精准的3D参数提取方案等等。 | | | | | Cadence SIP Layout | | [发布日期：2015-5-11 16:34:22] | | Cadence SIP多芯片堆叠技术带给硬件产品小型化以质的飞跃 SiP技术所特有的三维芯片堆叠和埋入式器件极大的缩小了封装的外形尺寸。 从设计的角度讲，SiP设计引入从性能上允许的器件和布线的高度密集, 由于综合了键合工艺、倒装芯片工艺、堆叠芯片工艺、嵌入组件工艺、MEMS集成和封装堆叠工艺等众多拓扑形式，这使得设计师可以使用SiP实现一个小型化的完整的系统。 | | | |
| 共 2 个案例 首页 上一页 下一页 尾页 页次：1/1页 10个案例/页 转到： |
|
 |
|
