栏目分类
联系我们
电话:13501741707
传真:021-24206350
邮箱:info@eegle.com.cn
咨询QQ:   
微信:Cadence技术支持
 
平铺跨平面间隙线段的走线

当今设计信号传输速率越来越高,为了避免信号完整性问题,基本的要求就是PCB走线时要避免走线跨在plane void上。


在越来越密的高速板上,密密麻麻的BGA pin穿梭走线,要时时刻刻的hold 住这个众所周知的原则,真是苦了我们爬线君了。



现在告诉你个小技巧

Ta 就躲在我们Pcb Design的菜单下


执行Display>Segments over Voids 命令:

当走线跨过内层的antipads, split plane gaps或手动挖空Void区域时,则会Highlight高亮显示.并产生其相关的报表

接下来的命令,只要点点鼠标就可以完全自动化了实现了。

执行 Route>Resize/Respace>Spread Between Voids

走线间距的平均化可参考Voids区域,自动避让内层Void区域并平均调整各布线间的间距。



上一页: Allegro PCB SI
下一页: 没有了
版权所有:上海翼甲信息科技有限公司   
联系电话:13501741707 邮箱:info@eegle.com.cn 沪ICP备15013223号-1