过去几年来，许多系统设计人员一直在使用DDR4 RAM元器件，并将其用于系统设计。随着产品性能的不断提高、电源预算的不断降低，对更快速存储器件的期望从未停止。在2013年，即使DDR4在主流设计中已被广泛使用，DDR5标准也仍在规范阶段。尽管DDR5规范的最终版本还没有在业内推广，但DDR5的主要特性是众所周知的：DDR5将提供两倍于DDR4 RAM的带宽以及更高效的电源管理。

由于市场正在等待DDR5器件的正式使用，可能在2018年晚些时候，系统设计人员会为DDR5规范而感到更加焦虑。他们想知道为了支持新的RAM性能、利用提高的数据速率和功耗水平，需要花费多少来升级系统需求。因此，他们希望尽快开始基于已知DDR5特性的原型设计，然后研究在特定产品中使用DDR5总线系统。

对于有经验的设计人员来说，使用新的存储器接口来构建原型意味着要首先收集可表示接口行为的器件模型，接着通过DDR5规范采用新模型使用仿真工具或环境来验证并仿真新功能。不幸的是，对于几乎所有设计人员来说，进度都在这里停滞不前，因为没有DDR5 RAM的器件模型。

有人可能会说，存储器件在写周期中就是一个简单的接收器，它可以用任何现有的IBIS接收器模型来表示。这在15年前是可能实现的。然而，今天的事情已经不那么简单了。对于那些一直在使用如3200Mbps这样更高速度的DDR4 RAM来设计系统的工程师们，原因是显而易见的。高数据速率存储器采用串行链路滤波技术，如均衡，以确保信号质量。这些滤波方法仅由IBIS-AMI模型建模，由存储器和控制器制造商提供。由于DDR5会有更快的速度，甚至更低的电压摆幅，所以均衡更重要。因此，系统设计人员应该使用控制器和内存的先进模型来仿真新的DDR5接口。在这一点上，设计人员不能从制造商获得任何模型。

现在，我们都可以感受到设计人员的痛苦：一方面他们急于构建一个系统，期望与DDR5 RAM的主要功能协同；另一方面，他们缺乏适合这种实验的模型；更让他们沮丧的是，这些模型可能暂时还不能使用。最让设计工程师担心的是，如果竞争对手先拿到模型，充分利用DDR5的优势更早发布产品。难点并不止于此：即使模型可用，设计人员仍然不知道他们目前的仿真工具是否能够支持DDR5新的数据传输特性所需的仿真功能。

作为工具提供商，主要目标之一应该是帮助设计工程师脱离模型依赖，并提供选择，以便他们能够为新出现的接口/技术创建自己的模型。这能够实现吗？

对于Sigrity用户来说，答案是YES。事实上，对于那些使用Sigrity SystemSI 2017的工程师来说，解决方案已经在他们手中了！真是一个惊喜，但这是事实！