栏目分类
联系我们
电话:13501741707
传真:021-24206350
邮箱:info@eegle.com.cn
咨询QQ:   
微信:Cadence技术支持
 
技术博客 I 如何减少接地噪声,助力PCB设计副本



PCB的功能取决于许多不同的因素,包括物理布局、使用的材料以及随时间变化的元件压力。PCB元件之间的电气干扰,也被称为接地噪声,在PCB的运行过程中会产生广泛的不良后果。这些问题包括破坏信号完整性、意外的热变化和元件故障。因此,减少接地噪声是PCB设计师应首先关注的要点。以下将深入介绍如何减少接地噪声。

接地噪声有许多别称,其中包括电气干扰和串扰。PCB中的电路要依靠一定量的电流和电压才能正常工作。这意味着每个电路都必须有适量的电能,而且电能必须被输送到正确的位置。如果电路之间发生意外连接,就会导致电能以意想不到的方式在电路之间溢出,从而产生接地噪声。

★★  分析接地噪声

要确保PCB正常工作,分析接地噪声至关重要,在高速PCB中更是如此。尽管拥有许多电路的复杂PCB更容易产生接地噪声,但如果设计不良,即使是简单的电路布局也会产生噪声。PCB设计软件利用



PCB 的布局和电源需求往往意味着,给不同PCB带来问题的接地噪声来源各不相同。例如,较长的走线更可能存在意外连接,而大功耗PCB更可能存在热问题。由于总是有一些来自预期来源的噪声,因此功能上是不可能将接地噪声降低为零的;但是,我们可以尽量降低噪声。

降低PCB的接地噪声,可确保其电路的信号完整性始终完好无损。损失信号完整性会导致从短路到辐射发射等多种PCB问题。这些问题相互叠加会产生级联效应,从而随着时间的推移而不断增加接地噪声。当用户在PCB上施加电流时,两个电路离得越近,它们之间就越有可能产生串扰。借助简单的几何形状,通常可以解决此类串扰问题。


尽管降低接地噪声只是确保PCB实现高性能的一部分,但其可以有效规避诸如电路板故障等令人头疼的运行时间问题。性能问题也可能表现为数字网络中响应时间缓慢、数据丢失或耗电量出现峰值。

不同的材料具有不同的导电性,因此组合使用不同的材料是减少接地噪声的一种方法。在确定减少接地噪声的较佳途径时,必须注意PCB中对接地噪声影响最大的两种关键材料类型放置元件的基板和用于导电走线的金属


一块结构良好的PCB应该有强绝缘体的基板和高导电性的导线PCB中常见的基板和导线材料组合是玻璃环氧树脂和铜。由于玻璃环氧树脂是一种绝缘体,在一般应用中,它能很好地让电流待在铜线内应有的位置。



然而,设计高速和高频率PCB是一项挑战,因为它们会自然产生大量的接地噪声。这不是材料的问题;在设计处理大量电流的PCB时,较强大的绝缘体和导体也会承受压力。这些材料的结构往往需要与其他PCB所采用的结构不同。


涉及单端微带线的新模型允许铜线以低于正常水平的阻抗发挥作用,从而增强其导电性并从整体上减少接地噪声。高导电性的铜线可同时减少多种类型的接地噪声和串扰,在高压力情况下提高信号完整性和可靠性


Cadence Design Systems提供了分析PCB设计的理想工具,如Allegro® PCB Editor软件;更有利用增强现实(AR)技术和直观互动来准确评估并改进 PCB的inspectAR™工具,实现快速、简单的PCB检查、调试、返工和组装。


★★  Allegro PCB Editor知识拓展

Cadence®Allegro®PCB Editor软件有助于你的创新和前沿设计的生活。通过一套全面、功能强大且易于使用的工具,您可以轻松地处理简单或复杂的项目。约束驱动环境提供实时视觉反馈,确保PCB的功能性和可制造性,同时缩短设计时间。

Key Benefits

●  分析驱动设计-在设计周期的任何阶段快速分析布局,以便检测和解决潜在的SI和PI问题,减少设计重新旋转。

●  布局和布线-无论您的设计是低密度还是高密度,布线算法都可以轻松处理简单和复杂的布线。

●  团队设计-无缝地与多个设计师在同一设计上并行工作,更快地完成项目。

●  可制造性-依靠实时可制造性检查来帮助您减少设计迭代次数,更快地将设计投入生产。

上一页: Allegro PCB SI
下一页: 没有了
版权所有:上海翼甲信息科技有限公司   
联系电话:13501741707 邮箱:info@eegle.com.cn 沪ICP备15013223号-1