Cadence 率先推出 eUSB2V2 IP 解决方案，助力打造高速连接新范式
为满足高质量视频传输、新一代AI PC等前沿设备的需求，5纳米及以下先进节点SoC成为实现卓越PPA目标的关键。然而，随着工艺演进至5纳米以下，SoC供应商面临低功耗（工作电压低于1.2V）与高性能的平衡挑战。同时，高分辨率相机、高帧率及AI计算需求，对接口提出了更高传输速率和更强EMI抗扰度的要求。面对日益复杂的性能需求，市场迫切需要创新方案来弥合能效与功能间的鸿沟。
在此背景下，Cadence率先推出基于台积电N3P工艺的eUSB2V2 IP，符合最新嵌入式USB2版本2标准。该IP为笔记本电脑、AI视频设备和先进ISP系统带来突破性功能，重新定义了计算设备的可能性。
首个采用台积公司 N3P 技术的完整 eUSB2V2 IP 解决方案完成流片
eUSB2V2作为2024年9月发布的新一代USB标准，代表了USB接口技术的重大突破。Cadence率先在台积电N3P工艺上实现完整的eUSB2V2接口解决方案流片，包含PHY IP和控制器IP，完美适配高端CPU和AI应用需求。该方案有效连接传统USB2.0与现代系统，确保完美兼容性。
传统USB2.0的480Mbps速率已无法满足现代系统对高清摄像头、AI计算和实时数据处理的需求。eUSB2V2将速率提升至4.8Gbps，速度提高十倍，可支持4K视频流畅传输、AR应用优化，并为消费电子和企业设备的AI集成开辟新可能。
“凭借在业内率先采用台积公司 N3P 技术的 eUSB2V2 IP 解决方案，我们可以在简化系统设计的同时，解决低电压运行和高数据速率要求的综合挑战”，Cadence 芯片解决方案事业部协议 IP 高级产品总监 Arif Khan 说道，“这个流片里程碑证明了我们提供领先 IP 技术、助力客户创造优秀创新产品的决心。”
面向各种应用的前沿功能
Cadence的eUSB2V2 IP解决方案显著提升了计算、物联网和无线通信系统的性能与能效。其可扩展链路配置、超低功耗和出色EMI抑制特性，为AI物联网设备、4K摄像系统和5G模块等应用提供紧凑高效的解决方案。
基于台积电N3P工艺的先进PHY IP支持4.8Gbps非对称模式及960Mbps-4.8Gbps对称配置，可根据应用需求灵活优化。该IP完全兼容eUSB2V2和UTMI 2.0标准，具备低功耗模式、速率可调及主从设备切换功能，是高端笔记本、AI视频处理和下一代通信系统的完美选择。
台积公司北美子公司生态系统和联盟管理部资深总监 Lluis Paris 表示:“此合作伙伴关系体现了我们共同致力于预测科技需求，并提供领先的解决方案以推动产业创新。我们与 Cadence 等 OIP 开放创新平台伙伴持续合作，确保最新的设计解决方案充分利用我们先端制程技术的高性能和高效能优势。”
eUSB2V2 改善 USB 设计
Cadence完整的IP生态系统为现代计算挑战提供了卓越解决方案，将助力工程师和制造商实现技术突破。基于台积电N3P工艺的eUSB2V2 IP凭借更高数据速率、更低工作电压和出色灵活性，不仅推动了USB接口革新，更引领行业跨越式发展。目前，已有重要客户采用该IP方案开发新一代计算SoC，充分验证了其市场价值。
Cadence UCIe IP 在 Samsung Foundry 的 5nm 汽车工艺上实现流片成功
我们很高兴能在此宣布，Cadence 基于 UCIe™ 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规级 IP 解决方案的承诺，可满足新一代汽车电子和高性能计算应用的严格要求。
Cadence 的 UCle IP 在 16GT/s 及以下所有速率下均能全功能运行，其眼图质量和误码率（BER）显著优于标准要求。这一表现充分证明了设计的稳健可靠，可轻松集成至对能效和可靠性要求严苛的汽车电子及数据中心应用中。
图 1：速度为 16GT/s 时，在所有信道长度下提供卓越的性能，远远超出 UCIe 规范要求
图1的浴盆曲线显示，相位插值器（左）和Vref（右）在1e-15规范下的眼图性能（红色虚线）均表现优异，在短、中、长裸片间距下均展现出卓越的接收器性能。图2展示了UCIe信道上以最高速率传输PRBS模式时接收器的实测眼图，所有通道均通过硬件启动和训练流程实现完全张开的眼图。
图 2：对于 16GT/s 下的 PRBS 模式，所有通道显示良好的接收眼图。
该PHY支持16Tx/16Rx标准封装的全双工通信，最大传输距离达25mm。我们已通过多种布线方式和距离的全面测试验证其性能。基于三星5nm汽车工艺实现，该PHY完全符合UCIe规范及严苛的车规要求。在HPC/AI/ML应用的多芯粒设计中，它能提供低功耗、低延迟的芯粒间互连，完美满足高性能计算需求。
图 3：Cadence 是 UCle 的核心成员之一，致力于协助制定包括汽车领域在内的技术规范
我们提供完整的UCIe控制器产品组合，完美匹配PHY解决方案。从原始流接口到全PCIe协议，以及高效的AXI、CXS.B和CHI-C2C接口，Cadence均能全面支持。我们的控制器包含UCIe-CXS和UCIe-AXI等多种配置，并已通过SGS ASIL-B车规认证。在交付前，控制器与PHY可无缝整合为IP子系统，经过多层级严格验证，确保轻松集成，让客户专注SoC差异化设计。
我们与三星代工厂持续深化合作，为共同客户提供业界领先的IP解决方案，加速创新进程，推动新一代汽车电子和高性能计算系统快速上市。
图 4：示波器上显示 16GT/s 下的 UCIe Tx 眼图
Cadence将继续推动拓宽互联和系统性能的边界，欲进一步了解 Cadence UCIe 产品更多信息，想了解 eUSB2V2 PHY 和控制器如何改变您的下一次设计？欢迎联系我们获取更多资料~~
文中素材来源于：Cadence楷登
