内容提要：

• Cadence 交付优化版数字全流程，为 Arm Cortex-A78 及 Cortex-X1 CPU 提供领先的 PPA 解决方案
• Cadence 验证套件和引擎助力 Arm Cortex-A78 及 Cortex-X1 CPU 设计工程师提高验证吞吐量

Cadence 公司宣布，将继续拓展与 Arm 的长期合作，助力客户开发基于Arm Cortex-A78 和 Cortex-X1 CPU 的移动设备。为了推进 Cortex-A78 和 Cortex-X1 的采纳，Cadence 交付了完整的数字全流程快速应用工具包（RAK），帮助客户优化功耗、性能和面积目标，提高整体生产效率。此外，Cadence验证套件与引擎也已获得优化，助力创建基于 Cortex-A78 和 Cortex-X1 CPU 的设计，并为工程师提供更高的验证吞吐量。

数字全流程RAK

Cadence数字全流程RAK经过细致调优，可同时支持7nm和5nm工艺节点，拥有更优化的功耗和性能目标。Cadence RTL到GDS全集成RAK包括Genus™综合解决方案，Innovus™ 设计实现系统，Quantus™提取解决方案，Tempus™时序签核和ECO解决方案，以及Voltus™ IC电源完整性解决方案。数字全流程的关键特性如下：

• Cadence iSpatial技术统一了Genus合成解决方案及Innovus设计实现系统，实现更高的PPA目标以及更快的设计收敛
• 
  
• 从RTL到签核的激励驱动型功耗优化可以帮助设计师获得关键负载模式的更低功耗
• 
  
• Cadence独特的数据模型集成了设计实现、时序签核及IR压降签核引擎，同步实现电源完整性及时序签核收敛，是5nm与7nm高阶制程节点环境下的设计关键

验证套件与核心引擎

Cadence验证套件及引擎的强大组合方案经过更进一步的优化，现已支持基于Arm Cortex-A78 和Cortex-X1 CPU的设计，并大幅提高了验证吞吐量。专为Cortex-A78 和Cortex-X1 CPU优化的验证套件包括Cadence Xcelium™ 逻辑仿真平台，Palladium® Z1企业级硬件仿真仿真平台，JasperGold®形式化验证平台，vManager™规划与管理解决方案，以及包括ACE 和 CHI-D CIP以及Perspec™系统验证工具Arm单元库在内的Cadence Arm AMBA® VIP。

支持Cortex-A78 和 Cortex-X1开发的一些关键技术包括：已经被用于锁步(lock-step)验证的JasperGold形式化特性验证（FPV）和时序电路等价性检查（SEC）应用，可实现多核检查并得到满意结果。此外，验证套件的动态引擎已经被多家客户用于验证和早期软件开发。

“通过与Cadence的长期合作，我们可以帮助客户达到更高的性能、效率和可扩展性，最终打造出差异化的移动产品，”Arm公司客户业务线副总裁兼总经理Paul Williamson表示。“Cadence数字全流程RAK和验证套件及引擎帮助客户构建了使用Cortex-A78 和Cortex-X1 CPU开发下一代移动产品的基础，助力我们的合作客户可以在5G时代引领智能手机体验的变革。”

“我们与Arm一直非常紧密的合作，确保Cadence数字全流程RAK和验证套件及核心引擎可以实现基于Cortex-A78 和Cortex-X1 CPU设计的优化，”Cadence公司市场及业务开发资深副总裁Nimish Modi表示，“客户面临着在有限时间内交付创新移动技术的巨大压力，与Arm的合作可以确保客户更快的采纳Cortex-A78 和Cortex-X1 CPU进行设计，同时实现符合预期的产品目标和质量。”

Cadence数字全流程为客户提供了设计收敛的快速路径，且拥有更好的可预测性。Cadence验证套件由业界优秀的核心引擎、验证平台技术和解决方案组成，可用于提升验证的吞吐量。Cadence验证流程及工具支持Cadence智能系统设计战略，助力客户实现卓越设计。