Cadence荣获4项2020年TSMC OIP
合作伙伴年度大奖
中国上海，2020年11月4日——Cadence 宣布，其在IP和EDA解决方案领域的开发贡献荣获4项2020年TSMC OIP合作伙伴年度大奖。Cadence因合作开发N3设计基础设施、3D-IC设计生产力解决方案、云端设计解决方案时序签核及DSP IP获得认可。
Cadence通过如下贡献获得奖项：
● N3设计基础设施
Cadence在开发N3先进工艺技术过程中与TSMC在设计基础设施开发领域深度合作，并与客户紧密协作，在N3生产工艺设计中应用Cadence®
Virtuoso® Custom IC设计平台，完整的数字设计实现与签核工具套件，以及Innovus™ Implementation System设计实现系统和Genus™
Synthesis Solution综合解决方案。
● 3D-IC设计生产力解决方案
Cadence与TSMC紧密合作，为TSMC的全新3DFabric™ 封装技术开发了显著提高生产力的设计解决方案，并针对InFO和CoWoS® 交付经过验证的参考设计流程，即完整的Cadence多芯片及小芯片（chiplet）高级封装规划、版图、验证及电气分析套件，包括面向CoWoS设计3D电磁建模的Clarity™ 3D
Solver求解器。
● 云端设计中的时序签核
Cadence与TSMC在云服务合作的领域继续拓展，Cadence
CloudBurst™ 平台将Cadence
Tempus™ Timing Signoff Solution的时序签核进一步提速，可扩展至150台设备上进行放大，实现较快的周转时间，并将时序签核机器成本减少2倍。此外，Cadence向高校交付安全云环境，以创建先进工艺节点设计，并与TSMC云端联盟（Cloud
Alliance）合作伙伴合作，为TSMC首届IC
Layout大赛提供设计环境。上述都应用了Cadence
CloudBurst平台的技术优势，满足TSMC虚拟设计环境（VDE）的需求。
● DSP IP
Cadence与TSMC的Soft
IP9000团队合作，完成Cadence
Tensilica® DSP IP在TSMC集成流程的验证。
“我们与Cadence持续合作，帮助我们的共同客户实现满意的设计结果，”TSMC设计基础设施管理事业部高级总监Suk Lee表示，“我们非常期待客户可以应用采用了我们新的先进工艺技术的设计解决方案，从而更快速地在各自的细分市场交付更多创新的硅产品。”
“通过与TSMC的持续合作，我们可以帮助我们的共同客户提高信心，使用我们的新技术交付设计并满足设计目标，”Cadence公司资深副总裁兼数字与签核事业部总经理滕晋庆博士表示，“TSMC的奖项是对Cadence智能系统设计战略投入的认可，助力客户在超大规模计算关键市场和消费电子市场等关键市场实现SoC的卓越设计。”
关于TSMC
台积电,台湾积体电路制造股份有限公司，中文简称：台积电，英文简称：TSMC，属于半导体制造公司。成立于1987年，是全球第一家专业积体电路制造服务企业，总部与主要工厂位于中国台湾省新竹市科学园区。公司为约470个客户提供服务, 生产超过8,900种不同产品，被广泛地运用在计算机产品、通讯产品与消费类电子产品等多样应用领域。
