栏目分类
联系我们
电话:13501741707
传真:021-24206350
邮箱:info@eegle.com.cn
咨询QQ:   
微信:Cadence技术支持
 
EDA提供商Cadence进行异质全流程整合

  为了协助下一代5G通信、AI人工智慧应用、自动驾驶与物联网等技术高地,推动高效能运算、低延迟及广连结等应用需求,Cadence提出从设计到生产的全流程设计理念,以全面拥抱设计规则导向(Rule-driven)的全流程设计整合优势,摆脱传统上设计与分析分家的先天不良,将设计与分析的流程整合为闭环(Close loop)流程,并陆续完善一系列的多物理场系统分析(Multiphysics system analysis)技术解决方案。




  目标在达到节省成本与缩短时间的同时,兼顾专注大批量生产的市场领先者,或是著眼长尾价值的利基市场客户,一同实现从晶片、封装、电路板模组到系统设计的创新。

  进入以行动终端主导的后摩尔时代,随着设计不断推进的微缩制程,需要解决短波长曝光、绕射效应、制程工艺、基版纯度、设备精度、良率与维持等问题,但随着先进制程技术的不断突破,系统单芯片(System on Chip,SoC)单位面积下的元件愈多、密度愈高,势必进一步造成功耗、散热及电磁干扰(EMI)上的更大挑战,同时想要将更精细线路图案曝光转印,需要进行二重曝光(Double Patterning)或三重曝光(Triple Patterning)的光罩成本,再加推动N或N+1代所需用上的造价高昂极紫外线微影机(EUV),致使设计与制造失败成本,势必高得难以承受,尽管长久以来追求单位面积的缩小,但是制造成本也不断侵蚀着公司的利润,所以能够利用数位模拟解决设计中的光、电、磁、热多学科验证,将是电子设计软体(Electronic Design Automation)如何提供全流程设计平台的第一要求,也就是设计与分析的流程无缝串连。


  迎战微缩制程三大挑战!Cadence打造全流程设计平台


  Cadence产品技术处处长孙自君表示,当前先进微缩制程主要带来了功能完备、制程稳定与及早上市等三大面向的压力与挑战。

  在功能面上,面对5G通讯、智慧城市、无人驾驶、物联网(IoT)及AI等多种应用,以及数位、类比及RF射频整合在一起的问题,在设计上到底要放哪些功能成为挑战,毕竟不是所有的功能元件都需要无条件的追求新制程,因为随着制程缩得更小,不但需要重新设计完成新的布局甚至需要买新的IP,还需重新解决从电、光、热、应力、翘曲、振动与耗能等跨不同学科的问题。

  所以考虑新的设计必须兼具成本、跨领域Know-how与产业分工来进行取舍。在设计层面主要面临的是面积、功能及层数上平衡的挑战,然后以合适的成本之内,在最佳的时间点推出上市,因为公司最大压力莫过于若不能在市场上抢占先机,以免失去市场议价的空间。

  对此,如何快速整合不同供应商的裸片、IP模组化设计的小芯片(Chiplet)概念,从「多功能单芯片」(Monolithic SoC)迈向「异质整合」(Heterogeneous Integration)被视为是解决先进芯片设计与制造面对上述三大挑战的最佳方案,也是后摩尔时代带动半导体成长的新动力。

  异质整合的范围包括了2.5D IC/3D IC甚至是3D SoC,为了因应2.5D/3D或是chiplet为基础的异质整合系统设计需求,身为EDA工具大厂的Cadence已建立了从IC、封装到PCB电路板之完整自动化全流程设计规则与方法论。孙自君指出,设计规则导向Rule-driven设计会是今后Cadence全流程平台发展上的最重要方向。

  更重要的是,透过结合多学科分析的设计反馈方法(Close-loop)进行全流程设计,才能解决异质整合中不同生产节点(Node,指跨越mm,μm,nanometer这之间最高达到百万倍的互连关系)从布局、绕线、电路信号互连互通,再到过孔及穿层策略等整体连结关系与策略问题,并能透过数位模拟与数位模型设计来实现最佳的连通品质。

  「没有设计工具就无法完成『全流程设计』,」孙自君强调指出。「所谓全流程,必须先从设计开始,经过多学科分析,依照分析结果回馈到设计工具修正设计条件,再到最后验证(Sign-off)的整体串联,而不是分开(Divide and conquer)进行分析试误(Trial and error)。」

  完整的Rule-driven全流程异质整合设计方法,借助全流程平台,该公司得以协助客户完成符合最终标准的产品设计,降低不必要的修改负荷,节省大量金钱与时间,加快上市的时程与脚步。


  比传统求解器快10倍!Clarity 3D瞬态求解器适用大型设计


  Cadence 2020年底新推出系统级模拟解决方案Clarity 3D瞬态求解器(Transient Solver),其他解决方案还包括去年先后推出的Clarity 3D多工平行求解器及Celsius热求解器(Thermal Solver),透过完备的全系列解决方案,Cadence得以协助客户实现系统级的电磁干扰(EMI)求解与系统级热分析作业,并加速产品上市的时程,成为Cadence进入全球拥有70亿美金规模之系统分析市场的一大利器。

  Clarity 3D瞬态求解器是基于Cadence高效能电脑基础设施及大规模平行矩阵求解器技术构建而成,透过堆叠达成客户所需的处理能力,能以比传统电磁场求解器技术快上10倍的速度解决EMI问题,同时维持测试/量测精度,进而实现真正的系统级分析。该方案不仅克服以往在电波暗室实验室中进行原型产品电磁相容性(EMC)测试时所常见的耗时、昂贵问题,并能轻松地从所有标准晶片、电路板及IC封装平台读取设计资料,迅速精确地执行大规模模拟。

  这款新型求解器能模拟迄今尚未实现或无法求解的大型设计,减少设计重制并加快上市时间,满足超大规模运算、汽车、行动、航太与国防等市场诸多复杂应用之需求。




上一篇: IC封装制程难题有解! Moldex3D打造完整设计─制造仿真平台
下一篇: Cadence荣获四项Samsung Foundry SAFE EDA年度大奖
版权所有:上海翼甲信息科技有限公司   
联系电话:13501741707 邮箱:info@eegle.com.cn 沪ICP备15013223号-1