楷登电子(美国Cadence公司,NASDAQ: CDNS)宣布推出Cadence®Allegro® PCB DesignTrue DFM设计技术,该技术为业界首款实时、在线的可制造性设计(DFM)解决方案,集成了电气、物理和空间的设计规则检查(DRC)。 这一创新技术,集成到Allegro PCB编辑器中,使PCB设计工程师能够在制造验收之前立即识别和纠正错误。 通过早期发现错误,设计团队可以减少返工、缩短设计周期、加快新产品开发和上市流程,每次迭代修改约可节省至少一天,整体则可节省数天、甚至数周。 如需了解更多信息,请访问 www.cadence.com/go/designtruedfm。
不同于以批处理模式运行DFM检查的传统制造验收工具,Allegro DesignTrue DFM技术在设计时提供了实时、在线的设计反馈,消除了PCB设计工程师和DFM检验团队之间令人沮丧、耗费时间的设计-验证-修复迭代这一重复劳动过程。到了PCB的DFM验收节点,设计者能确保他们的设计与制造规则要求一致,让设计和制造两个环节平滑、高效地衔接。
Allegro DesignTrue DFM技术与目前用于电气、物理和空间规则的,经过验证的Allegro约束驱动设计流程和在线检验解决方案相一致。 Allegro DesignTrue DFM技术提供了一整套检查,以确保设计的可制造性。可以实时检查诸如走线、焊盘、过孔等铜材料与板边和其他铜材料的间距,不同于电气网络规则检查。
该创新技术可以轻松配置,应用前后关系和重用制造规则。 Allegro DesignTrue DFM技术支持DFM规则的导入和导出,并提供2000多个高级检查项目。 此外,它采用了一种全新的、更为易用的DRC浏览器。